「インテル ® FPGA テクノロジー・デイ2021」出展情報

＊アンケートのご協力お願い

ご回答のお客様の中から抽選で5名様に. Amazonギフト券3,000円分プレゼント させていただきます。
本ページ、下部にアンケートページへのリンクがございます。

マルチマスタ環境説明

当社では、N-EMB-100 の CycloneV SoC 上で EtherCAT Master を複数動作させる EtherCAT Master を作成しました。
EtherCAT Network1 と EtherCAT Network2 は、独立した EtherCAT Network になっています。

N-EMB-100 の Cyclone🄬V SoC では複数の EtherCAT MasterIPが動作しています。

EtherCAT マスタIP

日本初、EtherCAT マスター IP ソフトウェア負荷を大幅に低減する、高性能 SoC FPGA 用 IP が誕生

NDR は、大手産機メーカが保有する EtherCAT ハードウェアマスターの技術提供を受け、より多くのユーザ様に柔軟にご使用いただけるよ う、SoC FPGA 用 IP にしました。FPGA ハードウェアによる通信エンジンは、高速な通信間隔、安定した通信周期を実現し、ソフトウェア負荷を低減し ます。

CPU の処理リソースを、よりアプリケーションに割り当てることを可能とし、ソフトウェアの負荷変動（機能追加含む）は通信に影響を与えません。また、IP 形態により自社ボードに「直接的」に搭載することを可能とします。

仕様
通信プロトコル	EtherCAT (IEC 61158-3/4/5/6-12)	CoE 以外のメールボックス機能は未対応です
	(CoE (CANopen Over EtherCAT) 対応)	UDP EtherCAT communication 未対応です
伝送速度	100Mbps (100BASE-TX) 対応
通信ポート数	2 ポート	メイン用 1 ポート / 冗長用 1 ポート
プロセス通信周期	62.5 μs ～ 65,535 μs	データ数、スレーブ数によります
メールボックス	スレーブ数分	同一スレーブに対し、メールボックス要求中に別メールボックス要求はできません
機能	高精度時刻同期（Distributed Clock）機能	* NECAT-HM-Pro のみ搭載
	冗長化機能	* NECAT-HM-Pro のみ搭載
	再送機能
	パケット自動生成機能
	プロセス通信 (定周期通信) 機能
	メールボックス通信機能
	割り込み機能 (メールボックス・アラーム要因等)
	ウォッチドッグ機能
	ハードウェア非常停止機能
	データグラム切り替え機能
	FoE機能

研究開発キット

EtherCATをご検討の方。MasterIPの性能評価を行いたい方向けに、EtherCATの研究開発、評価用に評価環境を特別価格にてご提供します。
ハードウェアマスタを N-EMB-110 (N-EMB-100でも可能) に搭載し N-EMB-120 + N-EMB-510を EtherCAT Slaveセットとして動作させることができます。
また、MasterIPは研究開発用ライセンスも販売いたします。

＊研究開発キットに搭載されているMaster IPは時間制限付きで動作し、技術サポートはございません。
　EtherCAT Slaveをお客様で開発することはできません。
＊研究開発ライセンスの対象はMaster IPのみです。
　動作時間制限はございません。
　IPはネットリストで提供するため、お客様の基板にポーティングすることが可能です。

研究開発キット環境説明