ホーム エンベデッドソリューション SoC FPGA/FPGA のデザインソリューション

SoC FPGA/FPGA のデザインソリューション

大手パートナーから実績に基づく専門知識と技術開発力が認められた、高度な FPGA 開発を幅広いソリューションで提供

バーチャル ASSP

ASIC と FPGA のメリットをさらに深化するバーチャル ASSP。バーチャル ASSP は、市販品のデメリットであるカスタマイズできないという点が改善でき、独自機能を搭載できるフレキシブルな高機能チップを低価格で実現します。

製品例
ディスコン対策

DSN パートナー登録で信頼性の高い FPGA 設計

デザイン・ソリューション・ネットワーク (DSN) は、インテル® FPGA、SoC、Enpirion 半導体デバイスの開発を支援するグローバル・エコシステム・パートナー・プログラムで、今まで弊社で培ってきた FPGA 開発の実績や取り組み、専門知識や技術開発力などを総合的に評価頂き、2014 年からパートナー登録されました。

Intel FPGA Design Network

DSN のメリット

1. 最適なソリューション提案が可能

インテル社(旧アルテラ)代理店を含めた技術ネットワークにより、高品質、設計期間の短縮を実現します。

2. 開発費の削減が可能

パートナー会社に提供されるインテル社製品(IP 等)により、開発費のコストダウンが可能です。(ライセンス料不要)

インテル社の幅広いマーケティングやセールス・チャネルを通じて、様々なソリューションにお応えします。インテル社からパートナーへは、技術資料を含む必要とされるすべての資料や品質の高いカスタマ・サポートが提供されます。

DNS のメリットを活かし、インテル社製品の活用と NDR のノウハウと技術がもたらすソリューションで、製品開発の時間・コスト・リスクを低減し、お客様企業が求める確かな設計と高品質な開発をご提案いたします。

確かな設計開発を低コストで実現することができるのは、世界の最先端企業、インテル社とのパートナープログラム、NDR がDNS メンバーだからこその強みです。

LINT で高品質な FPGA 設計

通常、デザインレビュー等ベテランエンジニアアドバイスの元、要注意点のチェックは行いますが、品質を高めるために FPGA 設計に対して LINT TOOL を導入しました。コードの可読性や設計品質レベルの統一によるメンテンナンス性を高め、不具合要素の洗い出しを行う等、さらに精度を追求した高品質な FPGA 設計を可能にしました。

ALINT Design Rule Checker

FPGA 設計の危険 (リリース後の不具合と発見と原因特定が困難)

CPLD においては、回路図エントリー・非同期回路も可能でしたが、FPGA は同期回路・言語エントリーが基本です。
ただし、言語エントリーにより設計エントリーのハードルが下がったことで、FPGA の特性を考慮せず論理シミュレーションで「のみ」正常に動く HDL を時々目にします。
特に非同期信号や異種クロック間の信号処理で失敗すると、「数日に1回だが必ず発生してしまう」ような再現性と特定に多数の工数を使う不具合を含んだ製品をリリースしてしまいます。